Name: Progettazione digitale di SDRAM in Verilog (en Italiano)
Price: 71667.00 ARS
Availability: InStock
Author: Kumar, Abhishek ; Singh, Ritesh
ISBN: 9786205313824

portada Progettazione digitale di SDRAM in Verilog (en Italiano)

Progettazione digitale di SDRAM in Verilog (en Italiano)

Formato

Libro Físico

Autor

Abhishek Kumar

Ritesh Singh

Editorial

Edizioni Sapienza

Idioma

Italiano

N° páginas

Encuadernación

Tapa Blanda

Dimensiones

22.9 x 15.2 x 0.3 cm

Peso

0.09 kg.

ISBN13

9786205313824

Progettazione digitale di SDRAM in Verilog (en Italiano)

Abhishek Kumar (Autor) · Ritesh Singh (Autor) · Edizioni Sapienza · Tapa Blanda

Libro Nuevo Importado

Envío: 24 a 29 días háb.

$ 159.260$ 71.667

-55%

Costos de importación incluídos en el precio ✅

Libro Nuevo

Quedan 10 unidades

$ 71.667

Llega entre el 28 Jul y el 04 Ago a C.A.B.A., Ciudad Autónoma de Buenos Aires. Seleccionar ubicación

Agregar a lista de deseos

Reseña del libro "Progettazione digitale di SDRAM in Verilog (en Italiano)"

Progettare una memoria dinamica ad accesso casuale sincrono (SDRAM) da 8 MB x 16 x 4-BAnk (512 MB) utilizzando il linguaggio di descrizione hardware Verilog, che può essere utilizzato in qualsiasi applicazione basata sulla memoria. Oggi i computer, così come altri sistemi elettronici che richiedono grandi quantità di memoria, utilizzano le DRAM come memoria di base . Grazie all'esclusiva struttura a celle di transistor delle DRAM, è possibile costruire reti di memoria estremamente dense in un singolo dispositivo che occupa un ingombro relativamente ridotto. Le DRAM convenzionali sono controllate in modo asincrono e richiedono che il progettista del sistema inserisca manualmente gli stati di standby per soddisfare le specifiche del dispositivo. I tempi di sincronizzazione dipendono dalla velocità della DRAM e sono indipendenti dalla velocità del bus di sistema. Queste limitazioni della sincronizzazione hanno portato allo sviluppo della SDRAM, che è in gran parte una DRAM veloce con un'interfaccia sincrona ad alta velocità. I segnali di ingresso/uscita e di controllo sono sincronizzati con un clock esterno, rendendo disponibili nuove opzioni per il progettista. I circuiti di interfaccia semplificati e il throughput dei dati ad alta larghezza di banda possono essere ottenuti con le SDRAM rispetto alle DRAM convenzionali.

Opiniones del libro

¿Leíste este libro? Inicia sesión para poder agregar tu propia evaluación.

Ver más opiniones de clientes

0% (0)
0% (0)
0% (0)
0% (0)
0% (0)

Preguntas y respuestas sobre el libro

¿Tienes una pregunta sobre el libro? Inicia sesión para poder agregar tu propia pregunta.

Opiniones sobre Buscalibre

Ver más opiniones de clientes

Progettazione digitale di SDRAM in Verilog (en Italiano) - Kumar, Abhishek ; Singh, Ritesh

Reseña del libro "Progettazione digitale di SDRAM in Verilog (en Italiano)"

Opiniones del libro

Preguntas frecuentes sobre el libro

¿El libro es original?

¿En qué Idioma está escrito el libro?

¿Cuál es la encuadernación de este libro?

Preguntas y respuestas sobre el libro

Opiniones sobre Buscalibre